首页>>解决方案>>事务级建模
事务级建模
ZeBu可以模拟高时钟频率下的大型设计,为用户提供最完整的仿真方案,可以在不降低速率下保证用户与其仿真的设计交流。ZeBu的事物级建模可以在保证客户DUT需求吞吐量的要求下提供检测、监视和生成各种数据。
优势
- 速度:ZeBu事物(transactors)具备市场上最高的性能事物级性能可以很容易地由两个参数来表述:带宽和滞后时间。ZeBu可以以800 Mbit/s的带宽数率与仿真设计进行数据交流。滞后时间直接反映测试平台处理信息的数量,ZeBu具有高达每秒 500,000 往返信息的处理的能力。
- 复用:ZeBu将协议的执行与测试方案的生成分离开来,由此,测试平台可以很容易的由可复用的事物构件模块和新芯片的特征模块拼装,实现系统最大的复用性。
- 简单: 用户可以购买现成的最常见的协议或设计自己的特殊界面/应用程序。用户自定义事物主要部分是总线功能模块(BFM)或有限状态机(FSM)的自设计接口,可以由标准的Verilog或VHDL RTL编写,也可以用ZEMI-3 (EVE的事物编译器)自带的SystemVerilog编写。很多情况下,用户也可以将自己已经有的类似代码方便地转换成事物。
语言
可以用于基于事物的测试平台的编程语言:C/C++/SystemC和SystemVerilog
- C/C++/SystemC测试平台:ZeBu事物源自SCE MI标准,并遵循简化优化的API原则,因此用户只需启用和运行几行代码。如果跨仿真平台的兼容性比性能更重要的话,也可以使用与SCE MI完全兼容的API。
- SystemVerilog测试平台:ZeBu事物可以通过使用标准的ZeBu API、SystemVerilog DPI、某个SystemVerilog类和Synopsys(新思科技)的验证方法手册 (VMM) 硬件抽象层 (HAL)与多种基于SystemVerilog的测试平台整合。
EVE的ZEMI-3事物编译器不仅可以轻松创建事物有限状态机,同时带来下述优点:
- 支持行为构造,如隐式状态机、等待状态和混合的时钟边缘
- 事物通信设施的自动完成
- 通过流动、预取等实现性能优化